

Laborator 4

Simularea logică a fenomenelor de hazard static și dinamic

4.1. Scopul lucrării

În această lucrare de laborator se propune simularea logică a fenomenelor de hazard static și dinamic. Hazardul joacă un rol important, mai ales în funcționarea circuitelor de comutare combinaționale, care intră în componența unor circuite secvențiale asincrone, din acest motiv este necesar să se înțeleagă cauzele care duc la apariția acestuia, și modalitățile prin care poate fi eliminat.

4.2. Prezentare teoretică

În studiul circuitelor logice combinaționale de până acum s-a considerat că elementele logice cu care se materializează schemele sunt identice și comutarea lor este ideală. În realitate, datorită timpului finit de comutare, fiecare modul logic introduce întârzieri inerente, funcționarea în condiții reale determinând apariția unor probleme marginale care pot conduce la erori de funcționare ce pot să apară în timpul funcționării circuitului combinațional. Astfel, întârzierile introduse pe „lanțul intrare-ieșire” fac ca adeseori starea ieșirii circuitului, la un moment dat, să nu fie în concordanță cu starea intrărilor acestuia la momentul considerat. Se întâmplă astfel ca circuitul de comutare să aibă, pentru foarte scurt timp, o comportare greșită, aceste întârzieri provocând, în anumite situații, apariția unor manifestări nedorite sub formă de vârfuri de semnal (cunoscute și sub denumirea de glitch-uri), fenomen care se numește hazard.

În cazul circuitelor logice combinaționale există două tipuri distincte de hazard și anume: *hazardul static* și *hazardul dinamic*.

Hazardul static apare atunci când în urma modificării stării intrărilor circuitului se modifică, pentru scurt timp, starea ieșirii, cu toate că nu este justificată din punct de vedere logic, întrucât noii stări a intrărilor trebuie să îi corespundă aceeași stare a ieșirii.

Hazardul dinamic apare atunci când în urma modificării stării intrărilor, ieșirea trebuie să-și modifice starea, lucru normal din punct de vedere logic, dar aceasta nu se face direct ci după un număr de oscilații între noua și vechea stare, hazardul apărut se numește dinamic.

4.2.1. Hazardul Static

Hazardul static se caracterizează prin faptul că, pe o durată foarte scurtă, una sau mai multe ieșiri, care trebuie să fie 1(0) trec în 0(1), după care revin la starea inițială. În cazul în care ieșirea ar trebui să rămână 1 și trece, pentru foarte scurt timp în 0, avem hazard static în unități, iar dacă ieșirea trece pentru foarte scurt timp în 1 și ar fi trebuit să rămână 0, avem hazard static în zerouri

Se poate demonstra că, dacă expresia logică a unui semnal într-un punct al circuitului se poate reduce la forma $A+\bar{A}$ ori la forma $A \cdot \bar{A}$, la ieșirea porții respective apare efectul de hazard. Dacă se consideră, de exemplu, funcția $f(A,B,C)=AB+\bar{A}C$, se constată că această expresie logică poate fi afectată de hazard deoarece ea se reduce la $A+\bar{A}$ în situația posibilă ca $B=C=1$.

Pentru exemplificare se consideră un circuit logic combinațional la care se poate pune în evidență apariția hazardului static. Analizând funcționarea CLC-ului din figura 1, care realizează următoarea funcție:

$$f^{MD}(x_1, x_2, x_3) = x_1 \bar{x}_3 + x_2 x_3 \quad (4.1)$$

se constată că, în condițiile în care elementele componente au întârzieri diferite, la un moment dat, modificarea stării intrărilor x_1 , x_2 și x_3 din 110 în 111, determină apariția hazardului static, dacă $t_{p1} > t_{p2}$, unde t_{p1} este timpul de propagare al porții ȘI-NU marcată cu 1, iar t_{p2} este timpul de propagare al porții ȘI-NU marcată cu 2. Prezența hazardului static la CLC-ul studiat poate fi urmărită pe diagramele de semnal din figura 6.1, în care s-a reprezentat modificarea în timp a semnalelor la ieșirile porților circuitului.

4.2.1. Hazardul dinamic

Atunci când în urma modificării stării intrărilor, ieșirea trebuie să-și modifice starea, lucru normal din punct de vedere logic, dar aceasta nu se face direct ci după un număr de oscilații între noua și vechea stare, hazardul apărut se numește dinamic.

Hazardul dinamic poate să apară în circuitele de comutare cu mai multe nivele logice, în care există porțiuni de circuit cu hazard static. Se poate demonstra că un circuit care realizează o funcție logică sub formă canonică disjunctivă și care nu are hazard static privind unitățile, nu prezintă nici alte tipuri de hazard static sau dinamic.




Fig. 6.1. Evidențierea hazardului static la CLC-ul din exemplu.

Pentru exemplificare se consideră circuitul logic combinațional a cărui schemă logică este prezentată în figura 6.2, ce realizează funcția:

$$f^{FMD}(x_1, x_2, x_3, x_4, x_5) = (x_2 \bar{x}_4 + x_3 x_4)(x_1 + x_5) \quad (4.2)$$

Se presupune că întârzierile introduse de porțile logice sunt foarte diferite și $t_{p1} < t_{p2}$, iar $t_{p4} > t_{p1} + t_{p3}$, unde cu t_{pi} s-a notat, așa cum s-a mai menționat, timpul de propagare a semnalului prin poarta i .

În aceste condiții, la ieșirea circuitului apare hazard dinamic, dacă starea intrărilor x_1, x_2, x_3, x_4, x_5 se modifică, de exemplu, din 01101 în 01110. La apariția hazardului dinamic la ieșirea circuitului f a contribuit și hazardul static apărut la ieșirea intermediară γ .

4.2.1. Eliminarea hazardului

Hazardul poate provoca, așa cum s-a mai menționat, erori în funcționarea circuitelor de comutare, de aceea este important să se descopere în faza de proiectare a circuitului posibilitatea apariției hazardului și să se ia măsuri de prevenire a acestuia.

Se consideră, pentru simplificarea problemei, că nu se admite modificarea, la un moment dat, decât a unei singure variabile de intrare a circuitului.

În acest caz, combinația de valori binare ale intrărilor, corespunzătoare stării acestora la un moment dat, se modifică întotdeauna astfel încât să rezulte o combinație de valori binare adiacentă cu prima.




Fig. 6..2. Evidențierea hazardului dinamic pentru CLC-ul din exemplu.

Se poate demonstra, că un circuit de comutare combinațional, căruia îi corespunde o schemă logică cu două nivele de elemente logice ȘI și SAU, respectiv ȘI-NU, nu prezintă hazard, dacă fiecare pereche de combinații de valori adiacente ale variabilelor de intrare pentru care funcția realizată are valoarea logică 1, este acoperită de către cel puțin unul dintre termenii prezenți în expresia minimă disjunctivă a funcției asociate schemei logice a circuitului dat.

Pentru funcția reprezentată pe diagrama Karnaugh din figura 1 , perechile de combinații de valori adiacente ale variabilelor de intrare x_1, x_2 și x_3 sunt: (110 și 100), (110 și 111), (111 și 011). Având în vedere expresia funcției $f(x_1, x_2, x_3)$, se observă că:

- termenul elementar $x_1\bar{x}_3$, acoperă perechea (110 și 100);
- termenul elementar x_2x_3 , acoperă perechea (111 și 011)
- perechea (110 și 111) nu este încă acoperită, prin urmare schema poate avea hazard.

Pentru a acoperi și această pereche, se poate adăuga în expresia funcției, implicantul prim redundant al acesteia, x_1x_2 , corespunzător conturului desenat cu linie întreruptă în figura 6.3, obținându-se pentru funcție următoarea expresie echivalentă cu :

$$f^{FMD}(x_1, x_2, x_3) = x_1\bar{x}_3 + x_2x_3 + x_1x_2 \quad (4.3)$$

Schema logică asociată expresiei (4.3) este prezentată în figura 3.

Introducerea unor termeni redundanți în expresia unei funcții f , permite menținerea ieșirii f a circuitului care realizează această funcție, la valoarea dorită, pe toată durata tranziției din vechea în noua stare a semnalelor de intrare.




Fig. 6.3. Circuit logic fără hazard, corespunzător exemplului din secțiunea dedicată hazardului static (fig. 6.1).

De regulă, introducerea termenilor redundanți nu mărește timpul de propagare intrare-ieșire, dar pe lângă creșterea complexității schemei, introducerea acestora poate genera alte fenomene de hazard. De aceea, introducerea termenilor redundanți și, în general, încercarea de a elimina hazardul se va face doar dacă fenomenul de hazard poate conduce la defecțiuni.

Eliminarea fenomenelor de hazard din schemele logice combinaționale se mai poate face și prin:

- introducerea unor elemente de întârziere în schemă, care să asigure egalizarea momentelor de apariție a semnalelor la intrarea elementelor logice. Prin aceasta, timpul general de propagare "intrare-ieșire" crește, ceea ce constituie un impediment, iar pe de altă parte, calculul întârzierilor este întotdeauna dificil, elementele logice având timpi de propagare diferiți;
- introducerea unor elemente de întârziere pasive la ieșirea circuitelor respective care să filtreze semnalele de impulsurile datorate comutărilor false. În acest mod se împiedică transferul informației false. Deși această metodă este simplă ea poate afecta viteza de acționare a întregului circuit.

4.3. Desfășurarea lucrării

În cadrul lucrării de laborator se va simula un circuit logic combinațional pentru a observa fenomenul de hazard. Pentru a proiecta și simula acest circuit se va utiliza o diagrama Karnaugh pentru a determina termenii funcției.

4.3.1. Deducerea formei minime disjunctive

Primul pas pentru realizarea schemei în Orcad PSpice este determinarea formei minime disjunctive a funcției ce urmează a fi implementată. Pentru a realiza acest lucru se va porni de la diagrama Karnaugh, diagrama ce se regăsește în Tabelul I.

Tabelul I. Diagrama Karnaugh

DE/ABC

	000	001	011	010	110	111	101	100
00	0	0	0	0	0	0	0	0
01	0	0	1	0	1	1	0	1
11	0	0	1	0	1	1	0	1
10	0	0	1	0	1	1	0	1

4.3.2. Simularea Schemei în OrCad

Utilizându-se mediul de simulare OrCad PSpice, se va proiecta și simula schema ce implementează funcția determinată la punctul 4.3.1.

Pentru a putea introduce fenomenul de hazard este necesară setarea unei întârzieri în profilul de simulare. Pentru acest lucru, la creare profilului de simulare, din tab-ul "Options" se va selecta categoria "Gate-level Simulation", iar proprietatea "Timing Mode", se va seta ca "Worst-Case Scenario", conform figurii 6.4. Acest lucru se realizează pentru a se încerca simularea unui circuit real, în dauna unui circuit optim, cum se întâlnește în mod normal în acest mediu de simulare.

De asemenea, se în circuit se va introduce un buffer, pentru adăugarea unei întârzieri suplimentare. Acest buffer se introduce pe nivelul de ȘI logic al schemei. Această componentă se găsește în OrCad utilizând seria: 7407. Pentru a seta nivelul de întârziere a buffer-ului, se va seta proprietatea **MNTYMXDLY**, cu una din cifrele cuprinse între 1 și 4, unde 1 reprezintă întârziere minimă, iar 4, "cel mai rău caz probabil". În acest laborator vom seta ca și valoare, 4.

Pentru a seta semnalele de intrare necesare simulării, se va utiliza diagrama de semnale din figura 6.5.

Pentru a vedea rezultatele simulării, se vor adăuga voltmetre, după fiecare poartă logică utilizată. Rezultatul va fi asemănător cu cel din figura 6.6.

După realizarea acestei simulări, unde hazardul ar trebui să fie prezent, se va încerca eliminarea acestuia. Pentru acest lucru se va adăuga un termen redundant, conform teoriei descrise la punctul 4.2.3.




Fig. 6.4. Setarea întârzierii într-o simulare.




Fig. 6.5. Diagrama de semnale de intrare.




Figura 6.6. Rezultatele simulării.

4.4. Conținutul referatului

- 1) Deducere forma minimă disjunctivă utilizând digrama Karnaugh furnizată.
- 2) Proiectarea și simularea schemei logice utilizând funcția obținută.
- 3) Eliminarea hazardului schemei logice.

4.5. Verificare cunoștințe

- 1) Cum poate fi definit fenomenul de hazard?
- 2) Care sunt motivele apariției fenomenului de hazard?

- 3) *Ce tipuri de hazard cunoașteți ?*
- 4) *Cum poate fi definit hazardul static?*
- 5) *Cum poate fi definit hazardul dinamic?*
- 6) *Care sunt metodele de eliminare a hazardului dintr-o schema logică?*
- 7) *Care sunt dezavantajele adăugării unui termen redundant în forma funcției unui circuit?*

4.6. Bibliografie

- [1] F. Moldoveanu, D. Floroian, *Circuite logice și comenzi secvențiale; Circuite logice combinaționale*, Brașov: Editura Universității „Transilvania”, 2003.
- [2] B. Wilkinson., *Electronică digitală. Bazele proiectării*, Ed. Teora, București, 2002.
- [3] Gh. Toacșe, D. Nicula, *Electronică digitală*, Ed. Tehnică, București, 2005.
- [4] <https://www.orcad.com/resources/orcad-tutorials>, OrCAD Tutorials.
- [5] *** Cadence, *OrCAD Layout User's Guide*, Cadence Design Systems, Inc., 555 River Oaks Parkway, San Jose, CA 95134, USA, July 2005.